IO 在整个设计当中属于基础的IP,  ESD 在IO当中也属于核心的地位, 对于不同工艺, 应用,有不同的解决方案.  SOFICS 是一家专注于ON-CHIP ESD 解决方案的公司,从2002年成立以来, 一直专注与ESD. 覆盖各类工艺, 比如BCD, CMOS, SOI, 3D-IC, FINFET 等, 是TSMC/UMC IP 联盟成员, ESD 解决方案覆盖所有工艺节点. 主要特点是省面积, 省MASK, 性能高, TIME-TO-MARKET. 

ESD: 

1. Introduction of ESD IP company Sofics (下载)

2. ESD design for IOT application (下载)

3. ESD design for SOI application (下载)

4. ESD design for Serdes application (下载)

5. ESD solution for BCD process (PowerQubic) (下载)

6. 如何在ESD上实现费用减少 (下载)

7. TSMC 16nm FF+ on chip ESD 解决方案（下载）

8.  CDM requirement for on-chip ESD

9.  Sofics ESD seminar on 23-05-2018

IO: 

1. Introduction of IO design company Krivi  (下载)

2. IO interface design: an Overview (下载)

DDR-PHY:

1. Introduction of DDR-PHY IP design from Krivi (下载) 

2. Enabling DDR4 -3.2Gbs performance in 28nm Technology (下载)

PDK 二次开发下的IP: 

1. 超低功耗/高速电路/超高频(下载)

2. 超高温(300 degree)/超低温(77K)/RADHARD(下载)

FOUNDRY提供的PDK 做了低功耗电路设计后, 发现高温下面差距很大, 不知道该怎么办. 朋友不懂器件, 我给他举了个例子PDK就像砖头, 电路设计就象造房子, 砖头不好,房子设计地再好,时间也不会长,变成楼歪歪. 另外, FOUNDRY 提供的PDK就象食堂的大锅菜, 不会为每个设计公司定制, 而恰恰设计公司还是需要小锅菜来增加自己设计的附加价值. 这里就谈到了PDK的二次开发, 比如, 器件模型的温度需要延伸到300度, 或者低温到-197度等等.  对于低功耗电路, 我们先来看看器件的漏电流如何而来, 这样就知道该如何减少漏电流.

数字电路, 注重的是Ion/Ioff 准确性, 而模拟电路, 首先注重SUBTHRESHOLD区域准确性, 如果图中的I-V CURVE网右移动, 那边 VGS=0时候的漏电流在GIDL的区域,比较平稳, 随着温度的变化,就不会有大变化.  Ioff 拟和的不好, 也不会太差, 相反, 我们可以把模拟电路SUBTHRESHOLD 区域拟合的很好.所以, VTH的选择非常重要,特别是高温下面I-V曲线的特性和漏电流的情况.  漏电流的种类很多, 在不同温度下, 特性也不同,而且分部也不同(工艺的变化导致).这是器件LEVEL的漏电, 电路LEVEL 的 功耗, 有SWITCHING POWER(开关), SHORT-CIRCUIT POWER(短路,P/N MOS 同时开通), LEAKAGE POWER (衬底漏电). 不同工艺, 上面的功耗占的比例也不同. 对于55nm, 28nm, 16nm, LEAKAGE POWER 越来越严重. 数字和模拟电路对LEAKAGE的设计窗口也不一样, 所以需要设计工程师,模型工程师共同配合, 设计出顶级的针对实际应用的IP.